Derivación de conductor cerrada

Si ha marcado una módulo o varios contactos y ejecuta el Insertar contacto paralelo Se inserta una rama paralela con una sola línea vertical. Para este tipo de ramificación, el flujo de señal pasa por ambas ramas. Esta es una construcción OR de ambas ramas.

Nuevo: Cuando seleccionas un módulo y ejecutas el Insertar contacto paralelo Se inserta una rama paralela con una sola línea vertical. Esto indica que se implementa una evaluación de cortocircuito ("SCE"). La SCE permite omitir la ejecución de un bloque de función con una salida booleana cuando se cumple una condición específica. TRUE La condición se puede visualizar en el editor LD como una rama conectada en paralelo a la rama del bloque de función. La condición de cortocircuito se define por uno o más contactos de esta rama, interconectados en paralelo o secuencialmente.

Funcionalidad

Las ramas que no incluyen el bloque de función se procesan primero. Si CODESYS detecta el valor TRUE Para una de estas líneas de derivación, el bloque de función no se llama en la derivación paralela. En este caso, el valor en la entrada del bloque de función se envía directamente a la salida. Si CODESYS determina FALSE Para la condición SCE, se llama a la módulo y se pasa el resultado booleano de su procesamiento. Si todas las ramas contienen bloques de función, se analizan de arriba a abajo y sus salidas se someten a una operación OR lógica. Si no hay ramas con bloques de función, se realizan operaciones OR normales.

ejemplo 8. Ejemplo

La instancia del bloque de función x1 (TON) tiene una entrada booleana y una salida booleana. La ejecución de x1 se omite si TRUE Se determina para la condición en la rama paralela. El valor de la condición resulta de las operaciones OR y AND que conectan los contactos. cond1, cond2, y cond3.

x1 Se ejecuta si el valor de la condición de la conexión de los contactos cond1, cond2, y cond3 es FALSE.

(1) Indica a partir de las conexiones verticales dobles que se trata de un constructo sujeto a una SCE.

(2) Indica a partir de las conexiones verticales individuales que se trata de una construcción OR.

El ejemplo LD dado se muestra a continuación como código ST. P_IN y P_OUT son los valores booleanos en la entrada (punto de división) y la salida (punto de reunificación) de la rama paralela.

P_IN := b1 AND b2;

IF ((P_IN AND cond1) AND (cond2 OR cond3)) THEN
   P_OUT := P_IN;
ELSE
   x1(IN := P_IN, PT := {p 10}t#2s);
   tElapsed := x1.ET;
   P_OUT := x1.Q;
END_IF
bRes := P_OUT AND b3;

Para cambiar entre una construcción OR y una SCE, consulte también: Conmutar modo paralelo